Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
64 Lanes LVDS Peter 8
ARM und FPGA - selber Adressraum? Peter 7
Warnungen im Project Navigator (Xilinx) ausblenden array 7
ML605 und LTC1658 DAC Tobias 6
Ortskurve Werte Florian S. 2
VHDL Testbench funktioniert nicht Anil 7
[VHDL] scalb funktion Fixed_Pkg mit variablem shift operator Xin Tao 4
Bitstrom per Huffman-Tabelle erzeugen Cihan Kalayci 44
Testbench: Signal von Untermodul verwenden Rita P. 11
Port Map Verständigungsproblem (Core Generator) Student 9
Dynamische Zuweisung VHDL Gilles 8
Wie fang ich an einen Mikrocontroller zu programmieren Michael Bordaux 32
Modelsim, Altera MegaWizard und encrypted VHDL Günter (dl4mea) 5
FIR-Filter mit Eingangsrate > Ausgangsrate Jan 7
EmbDev.net Help with VHDL code Eddie Pena 9
Unerwartetes Syntheseergebnis (??) Andy L. 24
Einsicht von optimierten Booleschen Formeln. LatticeAnfänger 6
Hilfestellung Library, Package und vhd Alex 8
XEmacs Makefile erzeugen Philip 0
Shift Reg das mehr als ein Bit shiftet Matze 9
Array Problem Günther 1
"IP Core" für MDIO Interface Peter K. 8
textio - line als index für array verwenden Alex 4
Xilinx ISE 14.4 3s250e.nph gesucht Matthias P. 8
steigende und fallende flanken René 11
EmbDev.net Instantiating signals from the ARCHITECTURE in the test bench FC LOPEZ 9
Testbench via .txt Datei parametrieren - erneutes compilieren überflüssig? Alex 8
Mehrere asynchrone serielle Daten einlesen Achim 1
EmbDev.net std_logic_vector to unsigned/signed conversion Gabriel Lozano 5
grosses MUX mit loop erzeugen Juergen 2
opencore TRI MAC auf Spartan 6 xilinx6 6
Umwandlung array zu std_logic_vector Jannis N. 2
Clockpin Spartan6 G.A. 6
Testbench Counter Anfänger Jim_36 5
Bit anordnung to und downto Thomas 5
Leer/Reset-Config für Stratix III P. K. 6
function außerhalb package definieren gustav 2
benutzerdefinierten Datentyp, einer anderen Komponente übergeben array 1
VHDL - Program simulieren Joachim 5
profibus auf fpga maximum 0
Pins vertausch um Layout zu vereinfachen? (DDR Speicher) Tüddel 12
FPGA Boards mit 2 Ethernet Anschlüssen ? Hans-werner M. 13
represent signal & type does not match integer literal Polo 12
SPI Master Configuration Interface für iCE 40 (Lattice) Bernd G. 8
Funktionen mehr fach benutzen Marco 3
Pin-Timing Frage Jens Langecker 6
Clock-Pin bei Cyclone 4 bzw. DE0-nano? Peter Fragiz 5
Verilog in VHDL Aliandro Mrz 7
Wie werden die RAM Blöcke synthetisiert Kinuflu 6
Vom Sensor zum VHDL Board (D0-Board) Aliandro Mrz 19
FIR Filter Compiler Andreas K. 18