Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
Simulation und Design falsch kompiliert? Günter 32
Wie kann ich real/float synthetisieren? real 7
Verwendung von FPGA Alex Xxx 12
133MHz und 200 MHZ differentielle clk erzeugen Martin 10
VHDL: variable Breite bei (2D)-Array-Ports? Harry 20
CPLD und FPGA von Hand konfigurieren Oliver Kroll 20
1MB_ SRAM Test für FPGA über PCIExpress Helms Müller 1
SP605 Gigabit Tranceiver falsche Line Rate schrammler 18
Xilinx bitgen Fehler Philip 1
S/PDIF-Interface als HDL Jürgen Schuhmacher 25
Timing für XCF16PVOG48C Johann 9
4 Sata 6.0 Ports Peter 2
Abschlussarbeit im Bereich FPGAController mit Altium Vito 22
Was passiert mit 'X', 'U', 'H', 'L' usw. bei der Synthese? meckerziege 6
64 Lanes LVDS Peter 8
ARM und FPGA - selber Adressraum? Peter 7
Warnungen im Project Navigator (Xilinx) ausblenden array 7
ML605 und LTC1658 DAC Tobias 6
Ortskurve Werte Florian S. 2
VHDL Testbench funktioniert nicht Anil 7
[VHDL] scalb funktion Fixed_Pkg mit variablem shift operator Xin Tao 4
Bitstrom per Huffman-Tabelle erzeugen Cihan Kalayci 44
Testbench: Signal von Untermodul verwenden Rita P. 11
Port Map Verständigungsproblem (Core Generator) Student 9
Dynamische Zuweisung VHDL Gilles 8
Wie fang ich an einen Mikrocontroller zu programmieren Michael Bordaux 32
Modelsim, Altera MegaWizard und encrypted VHDL Günter (dl4mea) 5
FIR-Filter mit Eingangsrate > Ausgangsrate Jan 7
EmbDev.net Help with VHDL code Eddie Pena 9
Unerwartetes Syntheseergebnis (??) Andy L. 24
Einsicht von optimierten Booleschen Formeln. LatticeAnfänger 6
Hilfestellung Library, Package und vhd Alex 8
XEmacs Makefile erzeugen Philip 0
Shift Reg das mehr als ein Bit shiftet Matze 9
Array Problem Günther 1
"IP Core" für MDIO Interface Peter K. 8
textio - line als index für array verwenden Alex 4
Xilinx ISE 14.4 3s250e.nph gesucht Matthias P. 8
steigende und fallende flanken René 11
EmbDev.net Instantiating signals from the ARCHITECTURE in the test bench FC LOPEZ 9
Testbench via .txt Datei parametrieren - erneutes compilieren überflüssig? Alex 8
Mehrere asynchrone serielle Daten einlesen Achim 1
EmbDev.net std_logic_vector to unsigned/signed conversion Gabriel Lozano 5
grosses MUX mit loop erzeugen Juergen 2
opencore TRI MAC auf Spartan 6 xilinx6 6
Umwandlung array zu std_logic_vector Jannis N. 2
Clockpin Spartan6 G.A. 6
Testbench Counter Anfänger Jim_36 5
Bit anordnung to und downto Thomas 5
Leer/Reset-Config für Stratix III P. K. 6
function außerhalb package definieren gustav 2