Forum: FPGA, VHDL & Co.


Fragen zur Anwendung von CPLD & FPGA, VHDL, Verilog usw.


Betreff Autor Antworten Letzter Beitrag
VHDL inout Problem Pit 8
ml605 I/O planning und Programmierung peter 1
SPI Slave: Latenz durch eintakten Heinrich H. 15
Frage zu Number of fully used LUT-FF pairs Student 4
EmbDev.net coding the vga port keith dunc 6
RS232 in verilog Jan 9
Generieren von 1ms Pulse nach einem Trigger VHDL Anfänger 3
FPGA Spannungsteiler Nico G. 13
Flanke erkennen, Signal setzen Dennis R. 55
3dfx Voodoo5 6000 auf einem FPGA Voodoo5 6000 9
gesucht: Grafik-Konverter von Visual Elite nach HDL Designer andi6510 2
Xilinx XPS Simulation HDL Files - Format Philip 3
SmartFusion und APB (Master): Writes funktionieren, Reads nicht SmartFusion-Anfänger 1
<ABEL> verschiedene Operationen programmieren patrick 5
Signale mit unterschiedlichen clks einsynchronisieren Scheuer 11
Verilog befehle Xion 2
EPJ15 S. 7: PWM mit FPGA Christian Kähler 34
VHDL Befehle über mehrere Zeilen array 11
Berechnungen in VHDL Boris 2
Kann ich mit iMPACT auch den PROM auslesen Sebastian 10
Frequenzgenerierung mittels FPGA oder Microcontroller Johannes 4
DisplayPort Auxiliary Channel I/O Standard Paul 2
Problem mit SYNC Stufe - ich bin blind Alex 9
busy-Flag richtig setzen Ralf P. 10
Done Leitung beim FPGA Sebastian 3
Pinbelegung?! VHDL_Starter 5
ARRAY 1280x1024 erstellen? GS 4
Xilinx ISE Projekt ohne Warnungen Thomas 3
EmbDev.net Can I get help on seperating all the registers in seperate files instead of in a single VHDL file Mohammad Khan 0
Erfahrungen mit hohen seriellen Datenraten gesucht Achim 5
VHDL - Initialwerte/State machine Peter Krause 8
Stromaufnahme DDR3 RAM Ernst Heini 2
Xilinx FPGA XC5206 - Wie clock ausgeben? Peter Krause 14
IO, Register beim Output P. K. 3
2 Clock Domains, signale verbinden Maik 7
EmbDev.net 8-Bit ALU Model using VHDL John Clark 11
Simulation und Design falsch kompiliert? Günter 32
Wie kann ich real/float synthetisieren? real 7
Verwendung von FPGA Alex Xxx 12
133MHz und 200 MHZ differentielle clk erzeugen Martin 10
VHDL: variable Breite bei (2D)-Array-Ports? Harry 20
CPLD und FPGA von Hand konfigurieren Oliver Kroll 20
1MB_ SRAM Test für FPGA über PCIExpress Helms Müller 1
SP605 Gigabit Tranceiver falsche Line Rate schrammler 18
Xilinx bitgen Fehler Philip 1
S/PDIF-Interface als HDL Jürgen Schuhmacher 25
Timing für XCF16PVOG48C Johann 9
4 Sata 6.0 Ports Peter 2
Abschlussarbeit im Bereich FPGAController mit Altium Vito 22
Was passiert mit 'X', 'U', 'H', 'L' usw. bei der Synthese? meckerziege 6
64 Lanes LVDS Peter 8